Creo que por fin estoy en disposición de decir que tengo todos los códigos correctos en VHDL. Funcionan en simulación y en simulación Post Route y también en la memoria, una FPGA Xilinx Spartan 3 XC2S300 de 208 patillas y que tengo delante de mi ahora mismo.

Estos son los códigos que tengo:

  • Semisumador de un bit
  • Sumador completo de un bit
  • Sumador serie de hasta 16 bits
  • Sumador paralelo de hasta 16 bits
  • Sumador con salto de acarreo de hasta 16 bits
  • Sumador con anticipación de acarreo de hasta 16 bits
  • Multiplicador de Wallace de hasta 8 bits
  • Divisor sin restauración de hasta 8 bits
  • Divisor con restauración de hasta 8 bits
  • Seno por método CORDIC con 12 decimales de precisión
  • Coseno por método CORDIC con 12 decimales de precisión

Tengo otros códigos mirados o comenzados pero sin terminar aunque prefiero tener pocos y bien que perder tiempo en hacer más o meter alguno erróneo.

Las limitaciones en cuanto al número de bits son debidas a las restricciones del patillaje de la FPGA, no a los códigos que podrían llegar mucho más allá.

A ver si vamos acabando.

Paz